# Best Available Copy

# 19日本国特許庁(JP)

### ⑫ 公 開 特 許 公 報 (A) 昭63-219172

@Int\_Cl\_4 29/78 27/12 H 01 L

識別記号 3 1 1

庁内整理番号 B-8422-5F 7514-5F

砂公開 昭和63年(1988)9月12日

審査請求 未請求 発明の数 1 (全3頁)

69発明の名称

薄膜トランジスタ

创特 願 昭62-52418

砂出 頭 昭62(1987) 3月6日

⑫発 明 者 骨 木 茂 雄

大阪府八尾市北久宝寺1丁目4番33号 星電器製造株式会

社内

@発 明 者 飼

弘 杳

大阪府八尾市北久宝寺1丁目4番33号 星電器製造株式会

社内

の出 願 星電器製造株式会社 砂代 理

弁理士 草野 直 大阪府八尾市北久宝寺1丁目4番33号

明

### 1. 発明の名称

薄膜トランジスタ

# 2. 特許請求の範囲

(1) ソース電極及びドレイン電極間に半導体層 が形成され、その半導体層と接してゲート絶縁膜 が形成され、そのゲート絶縁膜と接してゲート電 極が形成された薄膜トランジスタにおいて、

上記半導体層はアモルファス炭化シリコン a-Si,-\*C\* よりなり、

上記ゲート絶縁膜はカーボンの量×が上記半導 体層のそれよりも多いアモルファス炭化シリコン よりなることを特徴とする薄膜トランジスタ。

# 3. 発明の詳細な説明

### 「産業上の利用分野」

この発明は例えばアクティブ液晶表示素子にお ける画素電極に対するスイッチ素子として使用さ れる薄膜トランジスタに関する。

# 「従来の技術」

従来のこの種の薄膜トランジスタは例えば第3

図に示すように、ガラスなどの絶縁基板11上に 互に離されてソース電極12及びドレイン電極13 が例えば透明導電膜で形成され、これらソース電 極12及びドレイン電極13間にわたってアモル ファスシリコンの半導体層14が基板11上に形 成されている。半導体層14上には寮化シリコン Sin\* や二酸化シリコンSiOzなどのゲート絶縁膜 15が形成され、そのゲート絶縁膜15上に例え ばアルミニウムのゲート電極16が形成されてい る。なおソース電極14、ドレイン電極15と半 導体層16との間にそれぞれオーミック接触層21、 22が形成されている。

このように従来においては一般に半導体層 1 4 とゲート絶縁膜15とは異物質が用いられている。 このためこれら半導体層14とゲート絶縁膜15 との間に熱膨張係数の差が存在し、界面準位が大 きく、良好な薄膜トランジスタが得られなかった。 「問題点を解決するための手段」

この発明によれば薄膜トランジスタの半導体層 はアモルファス炭化シリコンa-Si,-\*C\* よりなり、 ゲート絶縁膜もアモルファス炭化シリコン
a-Si,-x.´Cx´よりなり、そのカーボン量x´が
半導体層のうちxより多いものとされ、半導体層
より導電率が十分小とされてある。

このようにこの発明の薄膜トランジスタにおいては半導体層とゲート 絶縁膜とが同材で構成されているため、これら間に熱膨張係数の差が存在しないため、良好に動作する薄膜トランジスタが得られる。

# 「実施例」

第1図はこの発明による碑膜トランジスタの実施例を示し、第3図と対応する部分には同一符号 を付けてある。

この発明においてはソース電極 1 2 及びドレイン電極 1 3 間にわたって形成される半導体層 1 8 はアモルファス炭化シリコンa-Si,-xCx で構成され、そのカーボン量 x を 0. 2 以下として導電率が例えば 1 0 -  $^{*}$   $\sim$  1 0  $^{-1}$   $^{*}$   $(\Omega$  cm)  $^{-1}$  程度のものとされる。

半導体層18と接して形成されるゲート絶縁膜

3 -

また第2図にはアモルファス炭化シリコンのカーボン量×に対する導電率も示しており、カーボン量×を増加する程、導電率が低下し、カーボン量×により導電率を10~~10~~(Ω cm)」と大幅に制御することができることが理解される。この例では半導体層18のカーボン量は例えば10%程度とし、ゲート絶縁膜19のカーボン量は50%程度とする。

また、第4図に示すようにアモルファス炭化シリコンにボロン(B) 等皿族またはリン(P) 等 V 族元素をドープすることにより、価電子制御を行い望みの導電率のa-Si<sub>1-\*</sub>C\* を得ることが出来る。 第4図で黒丸は暗導電率、白丸は光導電率を示す。

なお、薄膜トランジスクの半導体層として一般 に用いられている水素化アモルファスシリコン a-SiH の導電率は  $10^{-1}(Ω cm)^{-1}$ である。

上述においてはこの発明はスタガ構造でゲート 電極が上側に位置したトップゲート形の薄膜トラ ンジスタに適用したが、スタガ構造でゲート電極 19もこの発明ではアモルファス炭化シリコン
a-Si<sub>1-x</sub>'Cx'で構成される。そのカーボン量 x'
は半導体層 18のカーボン量 x よりも大、例えば
0.2 < x < 0.95 とされ、その導電率は例えば
10-1a(Ω cm)-1とされる。

置18とゲート絶縁膜19とを形成するには、これらを例えばSiH4がスとCzHzがスとを用いてプラズマCVD(化学的気相成長法)により形成し、その際のSiH4がスとCzHzがスとの流量比を制御すればよい。つまり半導体層18を形成する場合はSiH4+CzHz)がスとの流量比に対する。CzHzがスと(SiH4+CzHz)がスとの流量比に対する。形成されたアモルファスとしいりコンの導電率はその成膜条件を制御することが開えば、10-16(Ωcm)-1程度変化する。従って例えば、10-16(Ωcm)-1程度変化する。従って例えば、半導体層18を形成した後、CzHzがスとSiH4がスとの流量比を制御して連続してゲート絶縁膜19を形成することができる。

4


が下側に位置したポトムゲート形の薄膜トランジスタや、コプラナ構造の薄膜トランジスタにも適用することができる。

### 「発明の効果」

以上述べたようにこの発明の薄膜トランジスタによれば半導体層とゲート絶縁膜とが同一材で構成されているため、これらの熱膨張係数がほぼ等しいものとなり良好に動作するものが得られる。 その製造も前述したように同一ガス系で流量比のみを制御すればよく、製造が容易であり、しかも半導体層とゲート絶縁膜との界面特性が良好なものが得られる。

# 4. 図面の簡単な説明

第1図はこの発明による薄膜トランジスタの一例を示す断面図、第2図はCzHz/(SiH++CzHz)及びカーボン量に対するアモルファス炭化シリコンの専電率の例を示す図、第3図は従来の薄膜トランジスタを示す断面図、第4図はリン(P)またはボロン(B)のドープ量に対するa-Si<sub>1-xCx</sub>の光源電率及び暗導電率を示す図である。



# **オ 2** 図

